일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 |
Tags
- 중요도 샘플링
- Python Interpreter Lock
- Soft Actor-Critic
- Off-policy
- Maximazation bias
- 오프폴리시
- 지속적 개발
- Global Interpreter Lock
- 강화학습
- 통합 개발
- n-step
- 도커 텐서보드 연결
- Maximum entropy
- Interpreter Lock
- 인터프리터 락
- 온폴리시
- Meta Learning
- Reinforcement Learning
- docker tensorboard
- MAML
- Concurrency Control
- Tree backup
- Importance sampling
- Double learning
- Few-shot learning
- Actor-Critic
- 병행성 제어
- Control variate
- 파이썬 인터프리터 락
- 전역 인터프리터 락
Archives
- Today
- Total
목록Circuit/Verilog HDL (1)
HakuCode na matata

포스팅에 앞서 이 게시글은 Reference의 contents를 review하는 글임을 밝힌다. Verilog HDL이란? 단순 논리게이트(Logic gate)나 플립플롭(Flip-flop 또는 Latch)에서부터 통신용 모뎀, 멀티미디어 프로세서, 마이크로프로세서 등 디지털 시스템의 기능 및 회로구조를 표현하도록 개발된 하드웨어 기술언어로서 쉽고 간편하게 회로를 설계 및 검증할 수 있는 언어의 필요성에 따라 등장하였는데, 상향식 설계와 하향식 설계 모두 적용이 가능하며 트랜지스터 수준, 레지스터 전송수준, 행위수준 등 다양한 계층의 디지털 하드웨어 설계가 가능하다. HDL기반 시스템 IC 설계과정 1. 설계사양 결정(상세 명세서 작성) 2. 행위수준 모델링 및 검증(모델링 후, 전체기능 검증) 3. R..
Circuit/Verilog HDL
2021. 9. 26. 21:09